This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

11028885

Basic Patent (No, Kind, Date): JP 5040278 A2 19930219 <No. of Patents: 002>

PRODUCTION OF DRIVING CIRCUIT INTEGRAL TYPE ACTIVE MATRIX

ARRAY (English)

Patent Assignee: NIPPON ELECTRIC CO Author (Inventor): NAKAMURA KENICHI

IPC: *G02F-001/136; G02F-001/1345; H01L-027/12; H01L-029/784

Derwent WPI Acc No: C 93-097138 JAPIO Reference No: 170332P000034 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5040278 A2 19930219 JP 91196332 A 19910806 (BASIC)

JP 3089718 B2 20000918 JP 91196332 A 19910806

Priority Data (No,Kind,Date): JP 91196332 A 19910806 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

04048578 **Image available**

PRODUCTION OF DRIVING CIRCUIT INTEGRAL TYPE ACTIVE MATRIX ARRAY

PUB. NO.:

05-040278 [JP 5040278 A]

PUBLISHED:

February 19, 1993 (19930219)

INVENTOR(s): NAKAMURA KENICHI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-196332 [JP 91196332]

FILED:

August 06, 1991 (19910806)

INTL CLASS:

[5] G02F-001/136; G02F-001/1345; H01L-027/12; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS)

JOURNAL:

Section: P, Section No. 1562, Vol. 17, No. 332, Pg. 34, June

23, 1993 (19930623)

ABSTRACT

PURPOSE: To form two kinds of TFTs varying in characteristics on the same substrate by polycrystallizing the active layers of the TFTs by a laser annealing method and by polycrystallizing the active layers of the TFTs to be used for a matrix part by a solid phase growth method.

CONSTITUTION: Source-drain electrodes consisting of Mo thin films 2 and 2n(sup +) Poly-Si thin films 3 are formed on a glass substrate 1. The Poly-Si thin films 5 polycrystallized by the laser annealing method and the Poly-Si thin films 6 polycrystallized by the solid phase growth method are formed to cover the source-drain electrodes. Two kinds of the TFTs 9, 10 are formed on the same substrate in such a manner.

(19)日本国特許庁(JP)

()

()

(12)公開特許公報 (A)

(11)特許出顧公開番号

特開平5-40278

(43)公開日 平成5年(1993)2月19日


(51) Int. Cl. ^s	識別記号		FI				
G02F 1/136	500	9018-2K					
1/1345		9018-2K					
H01L 27/12	, A	8728-4M					
29/784							
		9056-4M	H01L 29/78		311	A	
			- 審	査謝求	未請求	請求項の数1	(全5頁)
(21)出顧番号	特覷平3-196332		(71)出顧人	000004	237		
		·		日本電	気株式会	社	
(22) 出願日	平成3年(1991)8月		東京都	港区芝西	汀目7番1号		
			(72)発明者	中村	健一		
		•	東京都港区芝五丁目7番1号日本電気株式 会社内				
			(74)代理人			晋	
	•						
		•					
				•			•

(54) 【発明の名称】 駆動回路一体型アクテイプマトリクスアレイの製造方法

(57) 【要約】 (修正有)

【目的】液晶表示素子等に用いられる駆動回路一体型アクティブマトリクスアレイにおいて、高いスループットを維持しながらも周辺回路部、画素部共に良好な特性を有するTFTを形成し、良好な表示性能を得ることを目的とする。

【構成】本発明は、駆動回路一体型アクティブマトリクスアレイの製造方法において、TFTの活性層としてaーSi膜4を形成する工程と、前記aーSi膜4の周辺回路部のみをレーザアニールする工程と、レーザアニール後残りの領域のaーSi膜を固相成長法により結晶化する工程とを有することを特徴とする。



2

【特許請求の範囲】

【請求項1】 透明絶縁性基板上に形成された複数のゲート線と複数のデータ線と前記各配線の交点に形成されたスイッチング用TFTと前記TFTのソース電極に接続された透明画素電極とからなるアクティブマトリクスアレイと、前配ゲート線に接続された走査回路および前記データ線に接続された信号回路のうち少なくとも一方をアクティブマトリクスアレイと同一基板上に形成した駆動回路一体型アクティブマトリクスアレイの製造方法。10 する工程と前記走査回路部のみa‐Si膜をレーザアニール結晶化する工程とアニール工程後、残されたa‐Si膜を固相成長法により結晶化する工程を有することを特徴とする駆動回路一体型アクティブマトリクスアレイの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示素子等に用いられる駆動回路一体型アクティブマトリクスアレイの製造方法に関する。

[0002]

【従来の技術】被晶表示素子の高精細化に伴い、画素数が増加し、ゲート線およびデータ線数が増加する。この時、表示部であるアクティブマトリクスアレイの外部に走査回路、あるいはサンブルホールド回路およびシフトレジスタからなる信号回路を構成するLSIチップをポンディング等により接続するのは非常に困難となり、被晶表示素子のコストアップにつながる。そこでこの問題を解決するために、図2に示すようにアクティブマトリクスアレイと同一基板上に、走査回路21あるいは信号 30回路22を形成する方法が提案され実用化されている(SIDシンポジウムダイジェスト・84pp.316~319)。

【0003】一般に走査回路および信号回路に用いられ るTFTは高速動作が要求され、アクティブマトリクス アレイ内のTFTは特性の均一性が第一に要求される。 これらの条件を満足するTFTとしてこれまでのところ 多結晶シリコンTFTが主流を占めており、盛んに研究 開発が行われている。この駆動回路一体型アクティブマ トリクスアレイを構成する多結晶シリコンTFTのチャ ネルとなる多結晶シリコン薄膜(活性層)を形成する方 法として従来次のような方法が用いられてきた。すなわ ち、(1) LPCVD法により620℃程度の温度で形 成する。(2) CVD法等により低温でアモルファスシ リコン (a-Si) 薄膜を形成した後、固相成長法によ り多結晶化する。(3) CVD法等によりa-Siある いはPolv-Si薄膜を形成した後、レーザを照射し 溶融再結晶化する。上記3つの方法のうち(3)のレー ザアニール法は基本素子性能では現在最も性能の高いT FTが得られる。

[0004]

【発明が解決しようとする課題】レーザアニールにより 多結晶シリコンを形成する方法には、材料に関して次の 2 つの方法がある。 (1) a‐Si薄膜をレーザアニールする。 (2) Poly‐Si薄膜をレーザアニールする。

【0005】さらに駆動回路一体型アクティブマトリクスアレイをレーザアニールする場合、レーザを照射する領域に関して、次の2つの方法がある。(ァ)周辺回路部およびアクティブマトリクスアレイ部をレーザアニールする。(ィ)周辺回路部のみをレーザアニールする。 【0006】上記の各方法について、材料に関しては(1)の方法の方が粒径の大きな多結晶シリコン薄膜が

(1)の方法の方が粒径の大きな多結晶シリコン薄膜が形成されるので、特性が良好なTFTが得られる。また照射する領域に関しては、周辺回路部はマトリクス部に比べ面積が小さいので(ィ)の方法を用いた方が、スループットが格段に良い。ところが、上記(1)と(ィ)の方法を同時に選択した場合、即ちa-Si薄膜を形成した後、周辺回路部のみをレーザアニールした場合を考えると、マトリクス部に形成されるTFTはa-SiTFTとなり、良好なTFT特性は得られないという問題が生じる。

【0007】本発明の目的は、a-Si薄膜を形成する工程と、周辺回路部のみをレーザアニールする工程を同時に選択しながらも、良好な特性を有する駆動回路一体型アクティブマトリクスアレイを提供することである。【0008】

【課題を解決するための手段】本発明は、透明絶縁性基板上に形成された複数のゲート線と複数のデータ線と前記各配線の交点に形成されたスイッチング用TFTと前記TFTのソース電極に接続された透明 國素電極とからなるアクティブマトリクスアレイと、前記ゲート線に接続された走査回路および前記データ線に接続された信号回路のうち少なくとも一方をアクティブマトリクスアレイと同一基板上に形成した駆動回路一体型アクティブマトリクスアレイの製造方法において、前記TFTの活性層としてa-Si膜を形成する工程と前記走査回路部のみa-Si膜をレーザアニール結晶化する工程とアニール工程後、残されたa-Si膜を固相成長法により結晶化する工程を有することを特徴とする駆動回路一体型アクティブマトリクスアレイの製造方法である。

[0009]

【作用】本発明によれば、駆動回路一体型アクティブマトリクスアレイにおいて、大部分の面積を占めるアクティブマトリクスアレイを固相成長法により形成し、占有面積の小さい周辺回路のみをレーザアニールするため、基板全面をレーザアニールするのに比べ高いスループットが得られる。しかも、a-Si薄膜をレーザアニールするため、Poly-Si薄膜をレーザアニールするため、Poly-Si薄膜をレーザアニールする場合に比べ良好な特性を有するTFTを形成することがで

きる。また、アクティブマトリクスアレイ部のTFTの 活性層はa-S」薄膜を形成した後に固相成長法を用い て多結晶化するために、アレイ内で均一な特性を有する 多結晶シリコンTFTが形成できる。この固相成長時 に、すでにレーザアニールにより結晶化された領域は膜 質の変化を生じない。このため周辺回路部のみレーザア ニールを行い、この後固相成長を行うことにより、周辺 同路部のTFTの高い性能を維持したまま画案部TFT の性能を向上できる。この結果、高いTFT性能とスル ープット均一性を両立でき、表示特性が均一な液晶表示 10・ 索子を形成することができる。さらにCVD法のみで形 成した多結晶シリコンTFTに比べ特性が優れているた めTFTのサイズを小さくすることができ、閉口率を高 くすることができる。

[0010]

()

【実施例】本発明の一実施例について図1を用いて説明 する。図1 (f) に本発明により作製した2種類のTF Tの概略図を示す。図1 (f)中のTFT9は活性層を レーザアニールして形成したTFTで、TFT10は活 性層を固相成長法により多結晶化して形成したTFTで 20 ある。なおTFT9は走査回路に用いられるTFTを表 し、TFT10はマトリクス部に用いられるTFTを示 す。このように同一基板上に製造法の異なる2種類のT FTを形成している点を特徴とするTFT9、10の構 成について説明すると、図1 (f)に示すようにガラス 基板1上にMo薄膜2及び2n' Poly-Si薄膜3 からなるソース・ドレイン電極が形成されており、さら にソース・ドレイン電極を覆うようにしてレーザアニー ル法により多結晶化したPoly-Si薄膜5及び固相 成長法により多結晶化したPoly-Si薄膜6が形成 30 されている。さらにガラス基板1及びPoly-Si薄 膜5、6上に二酸化シリコン(SiO;)からなるゲー ト絶縁膜7が形成されており、ゲート絶縁膜上にAlか らなるゲート電極8が形成されている。

【0011】次に製造方法について説明する。まず図1 (a) に示すように透明なガラス基板1上にスパッタ法 によりMo薄膜2を1000A成膜した後、LPCVD 法によりリンをドープした n+ Poly-Si薄膜3を 500A形成し、フォトリソグラフィ法によりソース・ ドレイン電極を形成する。次に図1(b)に示すように 40 ガラス基板1及びソース・ドレイン電極2、3上にLP CVD法によりアモルファスシリコン(a-Si)薄膜 4を500Aの厚さに形成する。次に図1 (c) に示す ように走査回路部のa-SI薄膜4にキセノンクロライ ド(XeCl)エキシマレーザを照射し多結晶化し、P oly-Si薄膜5を形成する。次に、図1(d)に示 すように窒素雰囲気中600℃で24時間加熱して固相 成長を行いa-Si薄膜4のレーザアニールを施してい ない領域を多結晶化しPoly-Si薄膜6を形成す る。この時すでにレーザアニールにより結晶化された領 50 24

域の膜質の変化はない。

【0012】次に図1(e)に示すようにフォトリソグ ラフィ法によりPoly-S1薄膜5、6をソース・ド * レイン電極を覆うようにパターニングして島状構造を形 成する。

【0013】次に図1(f)に示すようにガラス基板1 及びPoly-Si薄膜5、6上に、LPCVD法によ りSiO.のゲート絶録膜7を1500Aの厚さに形成 した後、スパッタ法によりA1を3000Aの厚さに成 膜しフォトリソグラフィ法によりパターニングしてゲー ト電極8を形成する。

【0014】このように本発明により、走査回路に用い るTFTの活性層をレーザアニール法により多結晶化 し、マトリクス部に用いるTFTの活性層を固相成長法 により多結晶化することにより、特性の異なる2種類の TFTを間一基板上に形成することができ、周辺回路部 及びマトリクス部共にそれぞれの要求性能を満足するT FTを形成することができる。

【0015】本方法はスタガ型構造TFTを用いて製作 したものであるが、逆スタガ型構造、プレーナ構造等、 基本衆子構造の異なるものについても同様に実現が可能 であった。

[0016]

【発明の効果】以上説明した通り、周辺回路部のみをレ ーザアニールしマトリクス部を固相成長により多結晶シ リコン薄膜を形成することにより、関口率が高くしかも 表示特性が良好で均一な駆動回路一体型液晶表示素子を 作製することができた。

【図面の簡単な説明】

【図1】本発明による駆動回路一体型アクティブマトリ クスアレイの製造工程(a)~(f)を示す断面図であ

【図2】液晶表示素子の構成図である。

【符号の説明】


- ガラス基板 1
- 2 Moソース・ドレイン電極
- n' 多結晶シリコンソース・ドレイン電極 3
- アモルファスシリコン
- レーザアニール法により多結晶化した多結晶シリ コン茂腹
- 固相成長法により多結晶化した多結晶シリコン薄
- 膜
- ゲート絶縁膜 7
- ゲート電極
- 括性層をレーザアニールして形成したTFT 9
- 10 活性層を固相成長により形成したTFT
- 2 1 步春间路
- 22 信号回路
- スイッチング用TFT
- 蓄積容量

5


25液晶容量26ゲート線

27 データ線

[図1]



()



23: Xイッチング用TFT 24: 蓄積容量

25: 液晶容量 26:ゲート線 27:データ線

 \bigcirc

()

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

11389494

Basic Patent (No, Kind, Date): JP 5232494 A2 19930910 < No. of Patents: 002>

LIQUID CRYSTAL DISPLAY DEVICE (English)

Patent Assignee: HITACHI LTD

Author (Inventor): MATSUMOTO SHINZO; TSUJITA YOSHIYUKI; SATO YUKIHIRO

IPC: *G02F-001/1345;

Derwent WPI Acc No: C 93-323125 JAPIO Reference No: 170684P000137 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5232494 A2 19930910 JP 9234743 A 19920221 (BASIC)

JP 3125411 B2 20010115 JP 9234743 A 19920221

Priority Data (No,Kind,Date): JP 9234743 A 19920221